PAT-NO:

JP404163927A

DOCUMENT-IDENTIFIER: JP 04163927 A

TITLE:

CIRCUIT DEVICE MOUNTED WITH HYBRID

FUNCTION

PUBN-DATE:

June 9, 1992

INVENTOR-INFORMATION:

NAME

SAWAI, TAKANOBU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA CORP

N/A

6/30/2005, EAST Version: 2.0.1.4

APPL-NO: JP02291169

APPL-DATE: October 29, 1990

INT-CL (IPC): H01L021/60

ABSTRACT:

PURPOSE: To make a compact structure and improve a function

and reliability

by arranging the tip faces of connection pads at different positions

alternately and making wire bonding parts and through hole

connections

alternately at their tips and ends.

CONSTITUTION: A ceramic wiring substrate 3 and inner lead

connection

6/30/2005, EAST Version: 2.0.1.4

terminals 4a mounted and packaged on a multi-inner-lead-type bare

chip IC

element 4 are electrically connected with bonding wires 5 and

connection pads

2. The pads 2 are arranged in a line with their tip faces and end

faces at

different positions alternately. Wire bonding parts 2a and through

hole

connections 6 are connected to the tip faces and end faces of the

pads 2

alternately. By arranging the connections 6 at different positions, the

parts

2a are formed in comparatively small areas, the wires 5 are not made

long, the

vibration strength improves, the packaging density of electronic

components

improves, a compact device is made, and the function and reliability

improve.

COPYRIGHT: (C)1992, JPO& Japio

6/30/2005, EAST Version: 2.0.1.4

9日本国特許庁(JP)

① 特許出願公開

母 公 開 特 許 公 報 (A) 平4-163927

101 L 21/60

戰別記号 301 A 庁内整理番号 6918-4M ❸公開 平成4年(1992)6月9日

01 2 21/00 0 0 1 21 0010 4

審査請求 未請求 請求項の数 1 (全4頁)

回発明の名称 混成機能実装回路装置

②特 願 平2-291169

❷出 願 平2(1990)10月29日

⑩発明者 澤居 「

隆 信

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝小向

工場内

勿出 願 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

砂代 理 人 弁理士 須山 佐一

明細書

1. 発明の名称

混成機能実装回路装置

2. 特許請求の範囲

搭載・実装された多インナーリード型電子部品のインナーリード接続用端子がポンディングワイヤーで接続する接続用パッドが列状に所定面に形設された配線基板とを具備して成る混成機能実装回路装置において、

前記接続用バッドは交互に先端面が位置ズレし、かつ先端側および後端側にワイヤボンディング部およびスルーホール接続部が交互に形設されていることを特徴とする混成機能実装回路装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は混成機能実裁。回路装置に係り、特に 実装密度および機能上の信頼性向上を図った混成 機能実装回路装置に関する。 (従来の技術)

しかして、上記混成機能回路装置においては、搭載・実装する電子部品4など小型大容量化により、たとえばペアチップ!C 衆子4のインナーリード接続用端子4a数の増加あるいはインナーリー

構成を示す平面図である。図において、3は所要の回路パターン1を有するセラミック配線基板であり、4は前記配線基板3の所定領域面に搭載・ 実装された多インナーリード型電子部品たとえば ペアチップ1 C 素子である。

しかして、前記セラミック配線基板3は、前記格数・実装された多インナーリード型ペアチップIC素子4のインナーリード接続用端子4aとの間を、ボンディングワイヤー5によって電気的に接続される接続用パッド2列が、先端面および後端面を交互にそれぞれズラした形で形設されている。

また、前記接続用パッド2は、交互に先端面側にワイヤーボンディング部2aもしくはスルーホール接続部6を、さらに後端面側にスルーホール接続部6もしくはワイヤーボンディング部2aをそれでれ成す構造をしている。なお、前記接続用パッド2のワイヤーボンディング部2aは、搭載・サップでのワイヤーボンディング部2aは、搭載・ピッチする電子部品がたとえば、四方向にリードを表場では、ほど第子4aを有するペートップ「C素子の場合、幅80μm、長さ300μ

4. 図面の簡単な説明

第1図および第2図は本発明に係る混成機能 回路装置の互いに異なる要部構成例を示す平面図、 第3図は従来の混成機能回路装置の要部構成を示 す平面図である。

1 … … … 回路パターン

a 、ピッチ150 μm である。

したがって、セラミック配線基板3面に搭載・ 実装されたペアチップIC葉子4のインナーリー ド接続用端子4aと接続用パッド2のワイヤーボンディングのイヤ5の長さは、ほぼ一定となっている。一方、スルーホール接続部6は、実質的に行って形設された構成を保って比較的十分な間隔を探って形設された構成と成るため、隣接する他の回路パターン1に何等支障を及ぼすこともない。

第2図は、本発明に係る混成機能回路装置の他の要部構成を示す平面図であり、前記第1図に図示した混成機能回路装置において、接続用パッド2の内側のスルーホール接続部6形成領域を絶録層7で被覆し、電気的絶縁の信頼性などの向上を図ったものである。

[発明の効果]

上記説明したように本発明に係る混成機能回路装置においては、搭載・実装された多インナー リード接続端子型電子部品のインナーリード接続

 出願人
 株式会社
 東芝

 代理人
 弁理士
 須 山 佐 一



